访谈
PDF丹·多伯布尔访谈
计算机行业一直关乎性能。驱动计算机的微处理器的发展一直是对更高性能、更高速度和更好表现的无情追求，通常在越来越小的封装中实现。但是，何时才算足够呢？
两位资深的微处理器设计师讨论了芯片功耗以及微处理器设计的未来方向。丹·多伯布尔负责设计了许多高性能微处理器，包括PDP-11、uVax、Alpha 和 StrongARM。他曾在数字设备公司 (Digital Equipment Corporation) 工作，是五位高级企业顾问工程师之一，这是数字公司最高的技术职位，负责指导公司帕洛阿尔托设计中心 (Palo Alto Design Center)。离开数字公司后，多伯布尔创立了 SiByte 公司，后被博通 (Broadcom) 收购。《电子工程时报》(EE Times) 在 1998 年 10 月的一篇文章中将他评为“将塑造未来半导体行业的 40 位人物”之一。他撰写了大量技术论文，并且是《超大规模集成电路设计与分析》(Design and Analysis of VLSI Circuits) 教材的合著者，这本书为一代电气工程专业的学生所熟知。多伯布尔是九项已颁发的美国专利的指定发明人，并且在电路设计的各个领域还有多项正在申请的专利。
大卫·迪策尔 (David Ditzel) 主持了我们与多伯布尔的对话。迪策尔是全美达公司 (Transmeta Corporation) 的副董事长兼首席技术官，他于 1995 年与人共同创立了该公司，旨在开发一种新型计算机——一种可以通过使用嵌入在处理器本身中的软件来学习如何提高性能和节省功耗的计算机。在创立全美达之前，迪策尔曾担任 SPARC 实验室主任和太阳微系统公司 (Sun Microsystems) 微电子部门的首席技术官。迪策尔于 1987 年从 AT&T 贝尔实验室 (AT&T Bell Laboratories) 加入太阳公司，在那里他是 AT&T 首款 RISC 芯片 CRISP 微处理器的首席架构师。他的工作在 1980 年首次引起了业界的广泛关注，当时他与人合著了《精简指令集计算机 (RISC) 的案例》(“The Case for the Reduced Instruction Set Computer (RISC)”)。
大卫·迪策尔：丹，您想介绍一下自己，并简要介绍一下您的职业背景吗？
丹·多伯布尔：我最近创立了一家名为 P.A. Semi 的新型无晶圆厂芯片公司。我已经在行业工作了 36 年，自 1976 年以来一直从事微处理器的开发。在此期间，我在硅技术和微处理器开发方面都看到了很多变化。
迪策尔：您拥有非常悠久的历史。我们今天的主题实际上是关于低功耗。您还记得您参与的第一个计算机项目吗？您能猜测一下那台计算机可能消耗多少功率吗？
多伯布尔：嗯，有趣的是，戴夫。早期 MOS 芯片的功耗并没有那么高，因为频率非常低，芯片很小，晶体管数量也很少。但它们通常在三到五瓦的范围内。
迪策尔：在那些日子里，您可能使用小型计算机或大型机来运行您的 CAD 工具，并且这些开发机器的性能和尺寸与您正在开发的微处理器芯片之间存在很大差异。
多伯布尔：当然。因此，当我们开发 LSI-11 时，我们的处理器设计环境基本上是一台 PDP-10，那是当时的 time-sharing 机器。那是一个大型多机架系统。当时，这些设备与我们正在开发的芯片之间的性能比率非常高，相差 10 到 100 倍。在接下来的 10 年中，我们将其缩小到相等水平，然后基本上 CMOS 设备就接管了。
迪策尔：那么，让我们设定一下背景。LSI-11 大概是在哪一年开始的？
多伯布尔：最初的 LSI-11 是在 70 年代早期开始的。它是由数字设备公司 (Digital) 和西部数据公司 (Western Digital) 的工程师共同设计的。
迪策尔：它可能有一个 MIPS 评级。您认为它每秒可以运行多少百万条指令？
多伯布尔：我相信原始 LSI-11 的时钟频率约为 1.3 兆赫。那是微指令速率。我猜那台机器大概是 0.2 MIPS。下一代 LSI-11/23 将时钟频率一直提升到 3.3 兆赫。
迪策尔：您另一个相当著名的芯片项目是 DEC Alpha 芯片。在试图提高性能方面，它似乎采取了一种稍微不同的方法，但您同时提高了功耗。与 LSI-11 相比，功耗增加了多少。Alpha 芯片有多热？
多伯布尔：当我们开始第一个 Alpha 芯片设计时，大约是在 1987 年或 1988 年，我们对行业领导者在时钟频率和性能方面的预期进行了外推，时间跨度为开发所需的两年半到三年。
当时，我认为人们在 1987-88 年的时钟频率范围为 30 到 33 兆赫。我们预测到 1991 年，他们的时钟频率不会高于 100 兆赫，因此我们将我们的目标设定为 1991 年的 200 兆赫。该开发中的一切都服从于 200 兆赫。
这就是目标。不惜一切代价。如果我们能够输入电流并散发热量，那就足够了。结果证明，200 兆赫 Alpha 的功耗，采用 0.75 微米技术，约为 30 瓦，这在当时对于 CMOS 芯片来说是相当不可思议的。
迪策尔：特别地，不仅仅是总功率，而且我认为由于电压较低，电流相当高。
多伯布尔：非常高，平均电流约为 10 安培。我记得时钟驱动器的总宽度约为 20 英寸，才能获得我们所需的亚纳秒级上升时间。开关期间的电流约为 50 安培。所以这在当时相当壮观，因为人们真的在考虑 CMOS 中的微安培和毫安培，而我们谈论的是数十安培。
迪策尔：很少有芯片消耗如此大的功率。我记得一位工程师说：“天哪，我家里的断路器勉强能处理那么大的电流。而你们却想把这么多电流拉进一块小小的硅芯片中。”你们是如何处理这些问题的？在那个时候，仅仅保持芯片冷却并将电力输送到导线上，难道没有很大的问题吗？
多伯布尔：当然，我认为实际上冷却并没有电流输入那么困难，因为我们使用的是引线键合封装技术，并且引脚数并没有那么高。所以有两个大问题。其中之一就是总电流，平均 10 安培。最大的问题是峰值电流，超过 50 安培。
它在不到一纳秒的时间内切换的事实意味着我们必须做一些不同的事情。最大的问题基本上是电源稳定性——如何绕过 V=L*di/dt 问题。这就是我们提出使用非常大的片上去耦电容器来平滑进入芯片的电流波形的想法的原因。
迪策尔：如此大的电流是否引起了意外，以及您没想到会成为问题的事情，您认为您是第一个遇到这些问题的人吗？
多伯布尔：幸运的是，我们能够在提前识别出大部分问题。我不记得在芯片返回后我们对任何事情感到惊讶。
但我们不得不做很多事情，比如去耦电容，它被集成到时钟驱动器中，你可以用肉眼轻松地在那些芯片上看到它。它沿着芯片的中心向下延伸。大量的晶体管加上去耦电容器分布在芯片的整个中心。
所以我认为去耦电容和提出管理片上电感的规则，这也是 200 兆赫时钟频率下的一个问题，是首创。
迪策尔：你们是如何构建这些电容器的？我实际上认为这将成为一个有趣的问题。你们是用晶体管材料构建的吗？
多伯布尔：那些只是普通的 NMOS 设备。
迪策尔：但是，可以这么说，你们有一个非常巨大的晶体管，它有很多电容。
多伯布尔：没错。对于工艺人员来说，芯片上的总栅极电容或栅极面积，就良率而言，这有点问题。
但事实也证明，我们当时知道栅极中的大多数缺陷都沿着边缘分布；因此，这些东西相对来说是正方形的，并且您获得了良好的面积与周长比。
迪策尔：这是教科书示例中您如何解决问题的情况之一，可能会随着时间的推移而发生变化。当我们进入更深亚微米技术时，我们发现栅极泄漏，当您制造那些早期处理器时，它几乎微不足道，现在可能会变成一个更大的问题，以这种方式构建电容器可能会产生过多的泄漏。
多伯布尔：这是一个大问题。泄漏，正如我确信我们将要讨论的那样，是当今的一个大问题。十年前，它远没有那么重要。这些大型去耦电容器，如果您只是用现代薄栅氧化层制造它们，则泄漏量太大了。
迪策尔：因此，未来人们将不得不找到构建电容器的新方法。
多伯布尔：有很多不同的方法可以做到这一点，包括在电容器中使用更厚的介质层。基本上，晶体管也面临着同样的问题。电容器是一个更容易解决的问题，因为您有大量的可用面积，因此您不需要像晶体管那样在电容器中获得每平方米的电容。
迪策尔：您从制造 Alpha 中业界功耗最高的芯片之一，到接下来从事 StrongARM 芯片 [http://www.arm.com/armtech/ARM_Arch?OpenDocument]，这是一款非常非常低功耗的芯片。这从“我不在乎功耗，我将使用任何必要的手段来获得兆赫兹”，到几乎完全相反。您是如何经历这种“宗教皈依”的？
多伯布尔：嗯，这很有趣——其中最不重要的是，如果您原谅我的双关语，我们在 Alpha 芯片的功耗方面承受了多少“热量”。我们想表明，我们不仅可以设计出性能最高的芯片，而且还可以设计出高性能低功耗的芯片。
我们在 1991 年的 ISSCC [国际固态电路会议 (International Solid-States Circuit Conference)] 上展示了 Alpha，我认为在 1992 年的 ISSCC 上，我对 Bob Broderson 和他的一些同事和学生在伯克利大学 (Berkeley) 在低功耗设备方面所做的工作印象深刻。Bob 正在宣扬低电压的“宗教”。
在 ISSCC 之后，我回到马萨诸塞州 (Massachusetts)，对工艺人员说：“让我们做一个实验，看看我们是否可以制造一个相对低电压、低功耗的 Alpha。”
因此，我们将 VDD 供电电压从 2.5V 降低到 1.5V。结果，我们在 Alpha 芯片上获得了相当不错的性能/功耗比。我记得，频率从 200 兆赫降至约 100 兆赫，但功耗从最初的 30 瓦降至不到 5 瓦。
迪策尔：巨大的改进。
多伯布尔：巨大的改进——当然，性能较低，但每瓦性能要好得多。这看起来令人鼓舞，我们说：“好吧，如果我们从头开始，尝试设计一款真正高性能、低功耗的 Alpha 芯片呢？”我对这样做感到兴奋。
与此同时，另一群人离开了数字公司 (Digital)，然后又回来了，但将驻扎在德克萨斯州奥斯汀 (Austin, Texas)。其中包括 Rich Witek 和 Jim Montanaro。
他们也对低功耗高性能 CMOS 非常感兴趣。但他们说：“与其构建低功耗 Alpha，不如改进现有的低功耗芯片，如 ARM。”因此，有一段时间，我们有一个小组致力于低功耗 Alpha，另一个小组致力于高性能 ARM。
嗯，低功耗 Alpha 被证明是一个有趣的技术想法，但不是一个有趣的营销和商业想法，因为 Alpha 的整个前提是高性能。做任何性能较低的事情似乎都没有多大意义。
因此，这个概念逐渐消失了，我们都专注于构建现有低功耗芯片的高性能版本的想法。由于各种原因，我们最终选择了 ARM 架构。
我们着手构建后来的 StrongARM，在很大程度上使用了我们在 Alpha 上使用的相同电路技术，但考虑了功耗预算，而不是仅仅追求频率至上。
迪策尔：现在您从 Alpha 的 30 瓦部件开始。当您第一次能够测量时，第一个 StrongARM 芯片的功耗是多少？
多伯布尔：在 160 兆赫时为 300 毫瓦。
迪策尔：所以您减少了 100 倍？就技术扩展而言，这相当不错。一件可能会让人们感到惊讶的事情是，您不必彻底改变您的电路设计技术或其他问题。您必须做哪些不同的事情才能获得 100 倍的改进？
多伯布尔：我们确实使用了几乎相同的设计技术。改变的是约束和参数。首先，我们必须大幅减少晶体管数量，这是功耗的主要因素。因此，它是一个简单得多的设备——简单得多得多。我们的估计是，仅仅由于晶体管数量的减少，就实现了 3 倍的改进。
迪策尔：例如，我认为它没有浮点单元。
多伯布尔：没错。整数数据通路只有 32 位而不是 64 位；它是单发射而不是超标量等等。
迪策尔：人们有时会对小型手持设备感到惊叹。但在某种意义上，功能有所改变，但我假设我们曾经在 50 瓦芯片中拥有的那些功能将随着时间的推移开始在低功耗芯片中回归。
多伯布尔：当然，它们会的。这确实是我们今天面临的挑战，因为技术已经发展到很容易集成大量功能的程度。困难的是在所有这些功能和性能能力的同时管理功耗。
过去，从让晶体管足够快地运行的角度来看，设计一个 200 兆赫的芯片是很困难的。现在的问题是它们会运行得非常快，但你如何防止它烧毁？
迪策尔：也许对于这里的读者来说，您可以稍微谈谈芯片中的功耗来自哪里。是什么使芯片发热，以及使功耗升高或降低的基本组成部分是什么？
多伯布尔：功耗主要在晶体管中耗散，无论是当它们切换时，还是当它们只是静止在那里泄漏时。
您可以使用公式 P = CV2f 计算动态功耗，其中 V 是电源电压，C 是正在切换的电容，f 是切换频率。还有一些其他因素，但从根本上说，动态功率由该公式给出。
迪策尔：该电容实际上与晶体管的数量有关，因此您减少晶体管的数量，它就会降低功耗。
多伯布尔：绝对是这样。问题是我们想要与大量晶体管相关的功能，并且我们想要与高频率相关的性能。因此，我们必须降低电压以管理功耗。但是，当您降低电压时，晶体管性能会降低。当您降低电压时，这可能会对性能产生相当大的影响。弥补这一点的方法是降低晶体管的阈值电压 (Vt)。
迪策尔：这听起来很简单。为什么不把它做得非常低呢？
多伯布尔：嗯，我们确实这样做了，但这存在一些问题。MOS 晶体管的泄漏电流与 Vt 的倒数指数成正比。因此，随着 Vt 的降低，泄漏电流呈指数级升高。此外，Vt 是温度的函数。因此，您还有另一个必须考虑到的影响。
迪策尔：尤其是在移动设备中，它们是封装的，因为它们内部可能会变热，这会使功耗情况更糟。
多伯布尔：没错。即使移动设备的功耗必然很低，以节省电池寿命，但通常您也无法做太多事情来冷却设备。您不想在其中安装风扇；事实上，您甚至不想安装散热片。很多时候，外壳变成了散热片。因此，内部温度可能会很高。基本上，降低 Vt 是一把双刃剑。您可以提高性能，但会增加静态泄漏功耗。
过去，唯一担心静态功耗的人是手表制造商，因为手表必须依靠电池持续使用六个月或一年或更长时间。而泄漏电流非常大。但对于大多数应用来说，这无关紧要。现在我们已经到了泄漏电流可能与设备的动态电流处于同一数量级的程度。
迪策尔：您能再详细谈谈这个泄漏问题吗？泄漏在首要意义上是什么？因为几年前我们没有听说过这个问题，功耗只是 CV2f。但现在我们有了泄漏作为新的因素。对于非晶体管工程师的人来说，描述泄漏的简单方法是什么？
多伯布尔：考虑阈值电压的一种简单方法是将其视为阻挡电子的屏障，就像水坝阻挡水一样。电子具有各种统计分布的能量，就像水体上的波浪一样。随着屏障或水坝的降低，更高比例的波浪将溢出水坝。同样的事情也适用于电子。
另一个重要因素，我们之前提到过，是栅极泄漏。问题在于栅极太薄，以至于电子会从沟道隧道穿过到达栅极材料，并实际产生电流。
迪策尔：因此，晶体管现在变得非常小——也许在 90 纳米技术中，它们大约为 14 埃，您可能想达到 12 埃。我听说仅仅 2 埃的差异可能会导致栅极泄漏增加 10 倍。对于未来的设备，人们可以对栅极泄漏做些什么吗？
多伯布尔：嗯，必须做些什么，因为适当的扩展既需要垂直方向的缩小也需要水平方向的缩小。我们当然希望继续按照摩尔定律进行扩展。显然，人们正在努力解决这个问题。解决问题的方法之一是为栅极材料使用更高密度的介质，这将使您可以在沟道和栅极之间拥有更大的物理尺寸。
我认为还有其他技术正在开发中。这是一个正在解决的问题。但我认为泄漏问题是一个基本的物理问题，目前还没有真正的完整解决方案。这将需要大量的设计工程技巧来管理它。
迪策尔：我最近参加了京都 VLSI 研讨会 (Kyoto VLSI Symposium) 的一个小组讨论，其中有半导体制造商：晶圆厂人员以及使用它们进行设计的人员，电路和逻辑人员。晶圆厂人员都说：“嘿，我们在过去 20 年里解决了这个问题。现在轮到其他人了，因为物理学限制了我们能做的事情。”
多伯布尔：确实如此。正如您所说，我们现在的垂直尺寸约为 12 或 14 埃，只有几个原子层。
迪策尔：那么，这会改变谁愿意采用新技术以及他们采用新技术的速度吗？我听说，当人们从今天的技术（我们目前处于大约 0.13 微米）切换到 90 纳米和 65 纳米时，可能会有不同类型的客户首先采用新技术。
也许不会是做 ASIC [专用集成电路 (application-specific integrated circuits)] 的标准公司会去，而是其他人。您认为这将如何改变使用模式？
多伯布尔：这很难说。向更先进技术过渡的速度正在放缓。这是由多种因素造成的，包括技术设计问题——其中泄漏是一个非常重要的因素。还有其他因素。此外，作为一个财务问题，0.1 微米以下的掩模成本非常高——一套掩模约为 100 万美元。
迪策尔：您认为技术将把我们带向何方？今天，我想我们遇到的一个抱怨是人们的 PC 中有四五个风扇，而 CPU 却消耗 50 或 60 瓦的功率。我们应该期望我们的 PC 桌面在未来 12 个月内突然变得安静吗？还是人们将使用更多功率来获得更高的兆赫兹？您对未来五年有什么预测？
多伯布尔：我认为您比我更适合回答这个问题，戴夫。这是一种营销和商业权衡。存在一系列技术约束，而现在我们在这些约束范围内尽力而为。
您可以拥有高性能，也可以拥有低功耗，也可以两者兼得。但您不能两者都达到极端。因此，您如何选择参数化给定系统实际上取决于您认为客户想要什么。
迪策尔：我认为这几乎是一个心理因素，即人们何时认为他们拥有足够的性能。因为如果他们没有足够的性能，他们就会推动越来越高的兆赫兹，这可能会以功耗持续上升为代价。但一旦人们觉得他们拥有足够的性能，如果只需要维持性能水平，技术就会向前发展，难道不应该给我们提供降低功耗的机会吗？
多伯布尔：毫无疑问。如果您只想维持当前的性能水平，那么技术的进步会使这变得越来越容易。当您尝试从先进技术中提取最大性能时，问题就来了。
迪策尔：所以我想——考虑到您今天拥有的操作系统，也许还有您今天拥有的 PC——如果您对性能感到满意，那么对于企业来说，真正的问题是您不会购买新的 PC 或新的操作系统。
在某种意义上，可以说设计操作系统和新处理器的人正在寻找让您使用今天的机器无法获得足够性能的方法，以便您需要购买新的东西。有什么办法可以摆脱这种恶性循环吗？
多伯布尔：我不知道。从工程的角度来看，我们将继续努力提高每瓦性能比。有趣的是，低功耗处理器每瓦可以提供大约 1,000 MIPS。对于真正好的处理器，可能达到 2,000 MIPS。这取决于绝对性能水平。
高性能处理器比这差一个数量级左右。它们约为每瓦 100 MIPS。因此，存在巨大的差距，这主要是我们之前讨论过的 Alpha 和 StrongARM 的相同因素造成的。
这取决于您选择的设计点——您是选择 1 亿个晶体管还是 2000 万个晶体管，以及您是选择 2 千兆赫还是 1 千兆赫。这些都是设计师选择的参数，但随后他必须承担后果。
迪策尔：当您制造芯片时，它们都以相同的速度和相同的功率输出吗？
多伯布尔：我们真希望如此？半导体工艺变化非常大，并且遵循统计分布，设计师根据他们想要获得的良率，将目标定在变化的 3 到 6 个西格玛点之间的任何位置。就频率而言，从同一工艺生产线出来的最慢到最快芯片之间有 40% 或 50% 的差异并不罕见。
迪策尔：因此，您实际上可以考虑购买一台计算机，而另一台计算机的电池续航时间可能与另一台计算机不同，这仅仅是因为芯片的分布以及它们的制造方式。
多伯布尔：绝对是这样。功耗会发生变化，就像性能一样。动态功耗的变化不大。但静态功耗非常不稳定，并且可能会因设备而异。
迪策尔：我注意到您这里有一个 PDA 设备。在我看来，在很多方面，人们不得不改变 PDA 的操作系统和用户界面，因为他们无法将 PC 中的内容放入手持设备中。您认为在几年内，我们将能够在您的手中获得台式 PC 的性能吗？
多伯布尔：在很大程度上，是的，我认为会。我认为这主要来自设计技巧——在某种程度上来自技术，但只是大量的持续设计开发，因为我们在物理学方面已经遇到了瓶颈。
迪策尔：功耗的另一个问题不仅是芯片计算事物所消耗的功率，还有它与电路板上的其他芯片通信所需的功率——I/O 功率。未来我们也必须解决这个问题吗？例如，我们是否必须在芯片上进行更多集成？我们如何降低 I/O 功耗？
多伯布尔：是的，I/O 功耗是一个问题。我认为它是更大问题的一部分，即整体系统级功耗。我们主要关注微处理器，但实际上相同的问题适用于所有硅芯片。
多年来，人们一直在基于性能进行系统架构和微架构设计。现在我认为从功耗的角度来看系统架构非常重要。这可能会导致我们改变系统架构的方式。我们设计存储系统是为了优化性能。在这些受功耗限制的系统中，设计存储系统以优化功耗或两者兼而有之非常有意义。所以我认为，I/O 也是如此。
在过去的几年中，片外时钟频率随着 DDR [双倍数据速率 (double data rate)] 概念以及类似概念的出现而急剧增加。因此，功耗也随之增加。管理 I/O 功耗是一个问题，而且再次强调，这是一个无法避免的物理问题，因此设计师有义务处理它并做出权衡。
迪策尔：我听说为了降低 I/O 功耗，人们正在转向片上系统 (system-on-a-chip) 方法，其中许多芯片的功能集成到一个芯片中。这如何影响设计挑战？我认为设计一个超级芯片比设计每个芯片门数少得多的单独芯片更难。
多伯布尔：嗯，您在集成节省功耗方面绝对是正确的。如果您可以将互连从芯片到芯片移动到片上，则可以节省大量功耗。
您也可以获得更高的性能。因此，这是一个双赢的局面。但问题是，随着您将更多功能集成到芯片上，设计问题会线性增长，而验证问题会呈指数级增长。而且，在许多情况下，随着您对其进行越来越专业的定制，芯片的通用适用性可能会降低。但这些都是工程权衡。
迪策尔：在某种意义上，为每个特定用途设计定制硬件芯片在某种最佳意义上可能是非常节能的。但是如果芯片变得如此复杂，在我看来，您会想要一个更可编程的芯片。
您可能想将一个芯片用于许多不同的用途。我正在考虑一些未来的视频芯片——例如，算法本身经常变化的情况。这是否迫使我们制造试图一次覆盖多个方面的超级巨型芯片？您真的能覆盖人们想要的从手表中的超低功耗到笔记本电脑的功耗范围吗？
多伯布尔：硬连线逻辑比可编程逻辑的功耗效率高得多。我们谈到高性能处理器的效率比低功耗处理器低 10 倍。从功耗的角度来看，硬连线逻辑的效率可能比好的低功耗处理器高出 10 倍左右。因此，芯片中的硬连线逻辑具有严重的优势。显而易见的缺点是它是硬连线的。同样，这些都是工程权衡，不同的情况需要不同的应用。
但我认为，总的来说，可编程性一直是行业随着时间推移所采取的方向，这通常是正确的。最初是硬连线的东西最终变成了可编程的——因为灵活性、适应性、修复错误的能力。可编程性有很多优点，但功耗不是其中之一。
迪策尔：您认为我们将在未来几年经历一个演变时期吗？还是您认为一些可能未被探索的技术，如新的电路系列或新型晶体管，将给我们带来重大突破？还是我们将遵循摩尔定律曲线？
多伯布尔：我认为这将基本上是渐进式的。我认为技术方面在扩展之外的改进将会有所帮助。但它们不会提供数量级的帮助。而我们确实存在数量级的问题。
迪策尔：我见过一张相当著名的图表，那是英特尔 (Intel) 的 Pat Gelsinger 制作的，其中显示了从最初的英特尔 8086 芯片到未来的 PC 处理器芯片功耗。不幸的是，它以对数刻度显示了功耗。如果我们继续这种趋势，这些芯片的热密度将像核反应堆一样热。
多伯布尔：没错。
迪策尔：因此，人们说，“好吧，技术在不断进步，但这显然不能继续下去。”在将我们自己引向大问题方面，我们处于什么位置？人们将对此做些什么？
DOBBERPUHL 我认为我们遇到了一个大问题。功耗正在全面限制性能，无论是高端设备还是移动设备。我们有很多聪明的人在研究这个问题。目前还没有任何重大突破，但已经有一些渐进式的改进。
DITZEL 那么您认为人们制造一平方厘米、一千瓦的芯片用于消费电子设备是不切实际的吗？
DOBBERPUHL 不，我不认为可行。我不记得确切的数字了，但对于大约两平方厘米的芯片，如果不让温度过高，你无法通过机械方式散发超过大约 100 瓦的热量。
因此，在高端方面，单个芯片每平方厘米可以散发的总功率受到很大限制。而在低端方面，我们受到散热和电池的限制。
DITZEL 那么，Dan，过去 10 年来，很多关于功耗的问题有时是由我称之为电路工程师的人员解决的，他们一直在尝试以较低的电压运行，并利用半导体工艺的自然缩放。逻辑设计师、架构师和软件程序员在未来有什么可以贡献的吗？
DOBBERPUHL 当然。我们已经开发了许多工具来进行软件开发的性能分析——了解代码中性能方面的热点，并进行改进以调整代码、提高性能或减少内存占用等。
我认为现在是时候考虑开发一些工具，让软件程序员能够分析和优化代码以降低功耗。正如您所说，到目前为止，大部分节能工作都是由硬件工程师完成的。
芯片设计师已经在硅芯片中加入了许多接口（hooks），但其中许多接口尚未得到充分利用。软件真正掌握了系统中正在发生事情的全局，而硬件对正在发生的事情的理解非常有限。因此，软件应该能够最好地完成电源管理工作。但是硬件必须提供接口来支持软件实现这一点。
DITZEL 在目前功耗越来越大的芯片中，显卡芯片就是其中之一。事实上，它们的功耗已经达到甚至超过了 CPU 芯片。在未来降低功耗方面，显卡芯片和微处理器之间有什么根本性的不同吗？
DOBBERPUHL 我认为显卡芯片也开始变得更加可编程，这可能是事实。这可能会加剧功耗问题。所以我认为，在管理性能和功耗方面，他们确实面临着与微处理器领域人员相同的问题。
DITZEL 您期望您的手持设备在五年后能为您做些什么，而您目前的设备做不到？不是从技术的角度考虑，而是如果您可以想象一个个人手持设备，您认为我们在未来能够做些什么，而今天我们做不到？
DOBBERPUHL 我认为，当然，语音、视频和数据正在走向融合。我们都希望随时随身携带它，这绝对是可能和可行的。所以我认为，通过良好的工程设计，我们将拥有手持设备，使我们能够在这三个维度上高效地进行通信。
DITZEL 在可能拯救我们的技术方面，在过去的几年里，我们听到了很多关于一种叫做绝缘体上硅（silicon on insulator）的技术，它是标准 CMOS 的一种变体。它将在未来取代标准 CMOS 技术吗？
DOBBERPUHL 嗯，支持者会说它会，反对者会说它不会，只有时间会证明。我认为它面临的问题是，它在性能和功耗方面比标准硅具有大约 25% 到 30% 的优势——这大约相当于一代硅技术所带来的提升。它是一种更复杂的技术，而且更昂贵。由于它没有得到广泛应用，因此在任何时间点，它的发展水平都无法与标准硅相提并论。这种滞后可能会抵消其优势。因此，它要成为主流一直很困难。当然，有人预测它会成为主流。但目前还没有实现。
DITZEL 因此我们有时会看到，移动芯片，例如移动奔腾芯片，可能比台式机芯片更贵——即使它的兆赫兹似乎更低。为什么低功耗芯片有时比高功耗台式机更贵？
DOBBERPUHL 有时可能是出于营销原因。但肯定有一些原因导致它的制造成本实际上可能更高。
构建低功耗芯片的一种方法是采用速度分布高端的芯片，并降低其电源电压，以获得合理的时钟频率和低功耗。在这种情况下，您是将性能最好的芯片变成低功耗芯片，这是其中一个原因。
另一个原因可能是它使用了某种工艺改进，并且从根本上来说制造成本可能更高。
DITZEL 还有什么最后要说的吗？
DOBBERPUHL 我想反过来问你几个问题，Dave。
DITZEL 请随意。
DOBBERPUHL Transmeta 在标准架构，即 X86 架构中，采用了一种非常独特的方法来实现功耗最小化，这无疑取得了显著成就。我很想听听您认为这种架构方法在多大程度上促成了你们的低功耗成功，以及其中有多少仅仅是通过设计实现的直接功耗最小化？
DITZEL 我认为我们减少了晶体管的数量。对于公式 CV2f 的部分来说，减少晶体管是一个重要的组成部分。所以我认为，我们至少一半的功耗优势来自于设计的简洁性和其他一些显现出来的问题。
但我认为，Transmeta 芯片的另一个重要方面是允许其他工程团队——在这种情况下，是软件工程团队——做出贡献，通过在软件中加入更复杂的算法，来动态改变电压、兆赫兹、读取硅的温度，并使用其他片上参数来控制项目——这些事情你不会尝试在硬件中做，以免出错。
事实上，我们可以在软件中完成一些这些复杂的控制项目，这让我们能够更进一步尝试，更积极地解决问题。我认为，正如我们所看到的，降低功耗是一个问题。这不是说有什么灵丹妙药，而是同时做好 25 件不同的事情，并让每个不同的团队——无论是产品工程团队，还是工艺团队，还是逻辑设计师——都能够做出贡献，而这些方面在过去几年可能没有受到足够的关注。
DOBBERPUHL 您是否乐观地认为，你们能够继续取得进展而不会遇到瓶颈？
DITZEL 我认为未来五到十年内，功耗降低仍有很大的空间，我们将能够把迄今为止必须采用截然不同架构的芯片（例如 StrongARM 芯片），因为当时没有低功耗 PC 芯片。我认为在未来，我们将能够采用标准的 PC 架构应用程序，并使其达到与我们今天其他所谓的低功耗芯片相同的功耗水平——甚至可以达到手持设备能够运行完整版 Microsoft Windows XP 的程度，并且您不必在手持设备、台式设备和手机上使用不同的操作系统。
这样，所有这些设备就可以相互通信并运行应用程序。今天我不会考虑在手机上加载应用程序。但我认为在未来人们可以做到这一点。
DOBBERPUHL 好吧，太棒了，五年后我们再回顾一下，看看我们做得怎么样。
DITZEL 好的，一言为定。
最初发表于 Queue 杂志，第 1 卷，第 7 期—
在 数字图书馆 中评论这篇文章
更多相关文章
Andy Woods - 数据中心的冷却
发电量约占美国和英国一次能源供应的 40% 到 45%，其中很大一部分用于建筑物供暖、制冷和通风。该领域一个新的且日益增长的挑战涉及计算机数据中心和其他用于冷却计算机数据系统的设备。2006 年，美国数据中心耗电量约为 60 亿千瓦时，约占该国电力消耗的 1.5%。
David J. Brown, Charles Reams - 迈向节能计算
到目前为止，大多数人都意识到最高层面的能源问题：我们的主要能源正在枯竭，而商业和家庭环境对能源的需求却在增加，能源使用的副作用也带来了重要的全球环境问题。温室气体（如二氧化碳）的排放是其中一个问题，现在大多数气候学家认为这与全球变暖有关。
Eric Saxe - 节能软件
电源管理功能的演进速度简直令人惊叹。如今，几乎每种尺寸和级别的计算机系统，从最小的传感器和手持设备到数据中心的大型服务器，都提供了大量用于减少、计量和限制功耗的功能。如果没有这些功能，风扇噪音将主导办公室环境，无线笔记本电脑只能使用几个小时（而且前提是能忍受高温），而数据中心的电力和冷却成本以及容量将变得无法管理。
Alexandra Fedorova, Juan Carlos Saez, Daniel Shelepov, Manuel Prieto - 利用非对称多核系统最大化电源效率
在计算系统中，CPU 通常是最大的能源消耗者之一。因此，降低 CPU 功耗在过去几年一直是学术界和工业界的热门话题。为了创造更节能的 CPU，一些研究人员提出了一种非对称多核架构，该架构有望在节省大量功耗的同时，提供与传统对称多核处理器相似的性能。
© 保留所有权利。