PDF数字辅助模拟集成电路
BORIS MURMANN，斯坦福大学
BERNHARD BOSER，加州大学伯克利分校
弥合模拟和数字之间的差距
在过去的几十年里，“摩尔定律”1 一直主导着微电子领域的革命。通过器件和制造技术的不断进步，该行业在晶体管小型化和集成密度方面保持了指数级的增长速度。因此，微芯片变得更便宜、更快、更复杂、更节能。
然而，我们将展示数字性能指标的增长速度明显快于相应的模拟电路指标，尤其是ADC（模数转换器）。由于大多数DSP（数字信号处理器）项目都依赖于接口中的A/D转换，因此相对性能提升方面日益增长的差距有可能威胁到DSP硬件的进步速度。
数字硬件的大部分性能提升可以追溯到集成电路技术的相应进步。例如，在过去的30年里，我们见证了晶体管沟道长度稳步减少了两个数量级，从1970年的10µm减少到今天的不足0.1µm。虽然特征尺寸的减小使模拟电路和数字电路都受益，但模拟电路的整体性能却受到其他趋势的影响，例如电源电压的降低。
图1显示了过去15年中微处理器和模数转换器的相对性能。虽然模拟和数字系统的性能都随时间呈指数增长，但微处理器的性能增长了千倍以上，而ADC仅增长了10倍。随着相对性能差距的扩大，数字音频、视频和RF（射频）通信等应用越来越多地受到可用数字处理能力的限制，而不是模拟接口的限制。
本文讨论的数字辅助模拟电路通过将模拟精度要求委托给数字处理器来避免这种权衡。放宽的模拟要求转化为改进的指标，例如降低功耗或提高速度。这种方法的关键是一种统计系统识别技术，它可以持续监控模拟缺陷。明智地选择数字处理器中使用的算法，可以将DSP带来的面积和功耗损失降至最低，这进一步得益于持续的技术扩展。
模拟电路
尽管数字计算取得了成功，但仍然需要模拟接口。事实上，随着计算能力的提高，数字处理器需要更复杂的模拟电路来与现实世界交互。图2显示了各种应用及其接口要求。例如，数字音频需要至少16位分辨率的模拟接口，并在高达100 kHz的频率下运行，以将来自麦克风和其他来源的信号转换为数字表示。同样，DAC（数模转换器）用于将数字数据流渲染到放大器和扬声器以供收听。
数字处理和存储音频信号的好处是显而易见的，但这取决于强大的ADC和DAC接口的可用性。这种转换器也用于硬盘驱动器（HDD）中，其中复杂的数字处理取代了更简单的模拟算法，从而显着提高了可实现的密度。同样，尽管关键的信号处理功能从模拟域转移到了数字域，但模拟设计师面临的挑战转变为提供具有数百MHz采样率的转换器。
随着电池供电设备的日益普及，功耗是选择ADC时的一个重要考虑因素。在大多数便携式应用中，ADC的功耗预算限制在几瓦以内。如图2所示，这决定了性能的非常严格的上限，该上限仅微弱地依赖于技术。对于越来越多的其他有吸引力的应用，例如所谓的“软件无线电”，功耗是一个主要的障碍。这些设备使用非常高性能的ADC来直接转换天线上的信号，例如蜂窝电话的天线。然后由数字处理器执行解调，当标准更改时，数字处理器可以轻松地重新编程。不幸的是，功能齐全的软件无线电需要具有16位或更高精度的转换器，其工作速度超过1 GHz。即使可以以某种方式构建这种转换器，其数百瓦的功耗也会使其在大多数应用中毫无用处。
在所有这些应用中，模拟电路在决定功能和可行性方面起着关键作用。如果不进行创新以缩小模拟电路和数字电路之间巨大且不断增长的性能差距，模拟电路的功能可能会成为整体系统性能的瓶颈。
模拟电路设计权衡
减小的特征尺寸和降低的电源电压是导致数字集成电路成本降低、速度更快和功耗更低的关键技术驱动因素。对于模拟电路，缩放是一把双刃剑。与数字电路不同，模拟功能受到电子噪声和精度要求的限制，这些因素仅有条件地受益于技术扩展，甚至可能在极低的电源电压下恶化。结果是一个复杂的权衡，模拟电路中技术扩展的净收益通常是实现和架构的强函数。
模拟电路设计在速度和精度要求之间权衡功耗。虽然功耗往往随速度线性增长，但其与精度约束的关系要复杂得多。从一般角度来看，精度可以细分为三个主要组成部分。精度的第一个也是最基本的限制是由电路元件的热噪声给出的。例如，可用的信号动态余量和所谓的热噪声或“kT/C噪声”2 决定了模拟采样数据电路中的动态范围。
在精密模拟电路中，通常是等效分辨率为12位或更高的电路，噪声-功率权衡非常陡峭：将噪声的标准偏差降低两倍需要将电路中的有效电容增加四倍。在恒定速度下，这需要将跨导增加四倍，因此功耗增加4倍。换句话说，在精密ADC中添加一位可能会使功耗增加高达四倍。相比之下，数字电路的功耗仅比字长线性增加略快。电源、电源电压和电容器面积的限制进一步限制了当前集成电路技术中可实现的最大模拟电路分辨率为18到20位。额外的电源电压降低可能会进一步降低此上限。
在受元件匹配限制的电路中，提高精度也会转化为功耗损失。在第一阶近似中，匹配精度与元件面积成反比3。因此，额外的精度需要更大的元件和更大的电容，从而导致净功耗增加。然而，与热噪声相反，匹配误差并非从根本上说是不可避免的，因为它们可以在不一定增加元件尺寸的情况下得到解决。在许多情况下，可以使用某种形式的微调或校准来克服匹配误差。在最先进的ADC中，数字校正和校准技术4, 5 通常用于避免匹配引起的功耗损失，并提高精度以超出技术限制。
精确模拟信号处理的第三个也是重要的挑战来自于对高线性放大器的需求。在大多数电子电路中，精确的线性操作是通过在负反馈环路配置中使用高增益放大器来实现的。在某种意义上，电子反馈的使用类似于增加元件尺寸以最大限度减少失配的方法。实现足够的增益通常需要使用复杂的放大器，这些放大器在速度和噪声方面往往不是最优的。然而，就像失配的情况一样，失真和增益不准确的限制并非根本性的。产生的误差可以在上游或下游进行补偿，最好是通过某种数字补偿机制。
从这个角度来看，最有趣的是研究通过解除模拟放大器中的线性度要求可能获得的潜在优势和功耗节省。
数字辅助模拟电路
模拟电路可以利用扩展数字电路的高性能，将关键设计约束委托给数字处理器。这种“数字辅助”的潜在优势已在关于该主题的众多出版物中得到认可和记录6, 7, 8, 9, 10, 11, 12, 13。例如，转换器通常使用数字电路来消除失调电压。从模拟电路中移除线性度约束会带来更显着且以前未被利用的优势。例如，ADC中从电压到数字代码的映射应该是完全线性的。正如上一节指出的那样，这种约束为模拟设计增加了显著的复杂性和功耗，而这可以在数字辅助解决方案中节省下来。
假设转换器具有足够的分辨率，数字处理器原则上可以使用简单的重映射将非线性失真的数字转换器输出映射到正确的代码。在现代工艺中，与更简单的模拟电路节省的功耗相比，添加的数字电路的尺寸和功耗损失是最小的。ADC可以作为证实此主张的工具。
流水线ADC
对于8到14位的ADC分辨率和每秒10到200兆采样 (MS/s) 的转换速率，流水线转换器已成为主要的拓扑结构。应用包括磁盘驱动器、数码相机、无线接收器和基站等等。流水线转换器可以作为独立部件使用，但更常见的是嵌入在混合模拟-数字芯片中。
图3显示了此转换器拓扑结构的概念框图。多个转换器级联连接并按顺序处理模拟输入，类似于数字移位寄存器中传播的触发器位流。
每个阶段执行采样和保持操作以及粗略的A/D转换。本地量化结果被转换回模拟形式，并用于计算粗略数字近似值D中的误差。本地计算和放大的量化误差，通常称为残差 (Vres)，通过后续阶段传播，这些阶段解析初始输入样本的较不重要的数字信息。在信号通过所有阶段后，子量化结果被组合以产生最终的数字输出字。
这种架构的主要优点是，由于阶段流水线化，其吞吐率由执行单个子A/D和D/A转换所需的时间决定。信号需要通过所有阶段传播直到最终转换结果变为可用的事实只会导致转换延迟，这在许多信号处理应用中是可以容忍的。该架构本质上可以容忍子ADC中的误差，前提是DAC和放大器是准确的。传统实现使用电子反馈来满足放大器精度要求。然而，如前所述，这种理想特性的代价是过高的电压增益要求。在高分辨率流水线的前端14，通常需要开环增益大于100,000的复杂多级放大器才能满足严格的精度要求。这导致过度的功耗。因此，残差放大器主导了流水线ADC的功耗，通常占ADC总功耗的40%到70%。
放大器设计
用简单的开环级替换精密残差放大器并以数字方式校正由此产生的误差，是减轻上述两个问题的绝佳机会。图4比较了典型的高增益两级放大器和提议的单级解决方案。高增益放大器使用两个级联增益级和一个辅助放大器的组合来实现超过100,000的所需电压增益。提议的解决方案由一个简单的电阻负载差分对组成。
低增益放大器的优势不仅限于明显减少的晶体管数量和设计复杂性。简单地计算载流分支的数量表明功耗降低，消除辅助放大器也是如此。单级放大器输出端降低的噪声和增加的信号范围转化为给定工作速度下功耗的进一步显着降低。
当应用于12位75-MS/s流水线ADC的第一级时，开环放大器的功耗是高增益解决方案的三分之一。
统计参数估计
开环放大可显着降低功耗或提高采样速度，但这取决于数字后处理器来校正放大器非线性。INL（积分非线性）衡量ADC特性与归一化为转换器分辨率的直线的偏差。许多应用要求线性度在一个量化步长或更好范围内。图5显示了具有开环放大的转换器的测量非线性。
虽然开环放大显着降低了功耗，但它引入了无法容忍的非线性量。此误差可以通过数字方式校正，但这需要准确的校正参数。不幸的是，每个部件的误差特征以及校正参数都不同。此外，它们还取决于温度。因此，必须由转换器本身连续测量校正参数。
一种解决方案是定期断开转换器与输入信号的连接，而是转换已知的校准信号。然后，数字后处理器根据转换信号与预期值的偏差计算校正参数。虽然简单，但此解决方案有几个缺点。在许多应用中，转换器必须连续可用，并且周期性重新校准序列是不可接受的。第二个挑战是需要生成准确的校准信号，从而重新引入对模拟电路精度的需求，而这种方法试图避免这种情况。
相反，使用了一种统计方法，该方法利用转换器本身的输入信号来提取校准信息，而不会中断转换器的操作。图6说明了这个概念：可以通过比较输出端的改变量DDout与不同输入电压Va和Vb的固定输入电压步长DV in来轻松检测转换器中的非线性。两个步长高度的偏差表明存在非线性。反馈环路更新校正参数，以最大限度地减少输出步长高度的差异。
实际实现不能依赖于已知的输入步长DV in。相反，它在Va和Vb之间随机切换，并计算在每种情况下转换后的输出小于特定阈值的次数。由于随机控制信号和未知的转换器输入不相关，因此如果转换器是线性的，则两个计数将相等。当然，使用数字后处理器跟踪这些计数非常简单15。
图7再次显示了启用数字校正后的转换器的积分非线性。INL降至小于一个转换器步长大小，与使用高增益放大器实现的性能相当，但功耗更低。
转向模拟-数字协同设计
技术扩展导致模拟电路和数字电路性能之间在二十年中产生了超过两个数量级的相对性能差距。虽然模拟电路受益于扩展，但优势被降低的电源电压和固有的晶体管电压增益部分抵消。由于整体系统功能取决于模拟电路和数字电路的性能，因此模拟电路越来越多地决定整体功能。
精度要求是模拟电路和数字电路之间最突出和最具挑战性的差异，也是模拟电路性能相对较低的一个重要因素。数字辅助模拟电路通过将精度要求委托给数字处理器来避免技术扩展的缺点。放宽的模拟电路约束转化为更高的整体系统性能，例如降低功耗或提高电路速度。
以最先进的ADC为例，该概念适用于广泛的混合模拟-数字电路。例如，数字处理可用于线性化功率放大器或整个通信信道。该方法利用了现代数字设备的巨大处理能力，这些设备以可忽略不计的成本实现功能，而这些功能在不久前还是无法实现的。这表明范式转变，从高精度模拟电路转向能够更广泛地利用现代集成电路技术的混合模拟和数字解决方案。
参考文献
1. 英特尔，摩尔定律，2003年； http://www.intel.com/research/silicon/mooreslaw.htm。
2. Gray, P. R. 等人，《模拟集成电路的分析与设计》，第4版。John Wiley & Sons，纽约：NY，2001年。
3. Pelgrom, M. J. M. 等人，《MOS晶体管的匹配特性》。IEEE固态电路杂志 24, 5（1989年10月），1433-1439。
4. Lewis, S. H. 等人，《10位20-Msample/s模数转换器，IEEE固态电路杂志 27, 3（1992年3月），351-358。
5. Karanicolas, A. N. 等人，《15位1-Msample/s数字自校准流水线ADC》。IEEE固态电路杂志 28, 12（1993年12月），1207-1215。
6. Murmann, B. 和 Boser, B. E.，《使用开环残差放大的12位75-MS/s流水线ADC》。IEEE固态电路杂志 38, 12,（2003年12月），2040-2050。
7. Jamal, S. M. 等人，《具有数字背景校准的10位120-Msample/s时间交织模数转换器》。IEEE固态电路杂志 37, 12（2002年12月），1618-1627。
8. Yu, P. C. 等人，《具有DFCA的14 b 40 MSample/s流水线ADC》。ISSCC技术论文摘要（2001年2月），136-137。
9. Elbornsson, J.，《CMOS ADC中的盲估计和误差校正》。ASIC/SOC会议论文集（2000年9月），124-128。
10. Blecker, E. B. 等人，《使用简化队列的算法模数转换器的数字背景校准》。IEEE固态电路杂志 38, 6（2003年6月），1059-1062。
11. Galton, I.，《流水线A/D转换器中D/A转换器噪声的数字消除》。IEEE电路与系统汇刊II 47, 3（2000年3月），185-196。
12. Ming, J. 和 Lewis, S. H.，《具有背景校准的8位80-Msample/s流水线模数转换器》。IEEE固态电路杂志 36, 10（2001年10月）1489-1497。
13. Li, J. 和 Moon, U.-K.，《具有数字冗余的多级流水线ADC的背景校准技术》。IEEE电路与系统汇刊II 50, 9（2003年9月），531-538。
14. Yang, W. 等人，《具有85-dB SFDR在奈奎斯特输入下的3-V 340-mW 14-b 75-Msample/s CMOS ADC》。IEEE固态电路杂志 36, 12（2001年12月）1931-1936。
15. 参见参考文献6。
BORIS MURMANN 是斯坦福大学电气工程系的助理教授。他的研究领域是模拟和混合信号电路，特别强调模数接口和模拟/数字协同设计。在进入圣克拉拉的研究所之前，他曾在德国哈瑙的Neutron Mikrolektronik GmbH工作，在那里他参与了CMOS技术中的高压、智能功率和低功耗ASIC的设计。他获得了德国迪堡应用科技大学的通信工程学位，圣克拉拉大学的电气工程硕士学位，以及加州大学伯克利分校的电气工程博士学位。
BERNHARD BOSER 是加州大学伯克利分校电气工程和计算机科学系的教员，他还在那里担任伯克利传感器和执行器中心的主任。他的研究领域是模拟和混合信号电路，特别强调模数接口电路以及微机械传感器和执行器。他获得了瑞士联邦理工学院的电气工程学位，以及斯坦福大学的硕士和博士学位。在加入加州大学伯克利分校之前，他曾在AT&T贝尔实验室的自适应系统部门担任技术人员。他曾担任国际固态电路会议、传感器会议和VLSI研讨会的程序委员会成员，目前是IEEE固态电路杂志的编辑。
最初发表于 Queue 第2卷，第1期—
在数字图书馆中评论本文
更多相关文章
Michael Mattioli - 客户端计算硬件中的FPGA
FPGA（现场可编程门阵列）具有非凡的通用性。它们被广泛应用于各种应用和行业，在这些应用和行业中使用ASIC（专用集成电路）在经济上不太可行。尽管设计师在将FPGA集成到设备中时面临面积、成本和功耗方面的挑战，但它们提供了显着的安全性和性能优势。许多这些优势可以在客户端计算硬件（如笔记本电脑、平板电脑和智能手机）中实现。
Christoph Lameter - NUMA（非均匀内存访问）：概述
NUMA（非均匀内存访问）是一种现象，即处理器地址空间中不同点的内存具有不同的性能特征。在当前的处理器速度下，从处理器到内存的信号路径长度起着重要作用。信号路径长度的增加不仅增加了内存的延迟，而且如果信号路径由多个处理器共享，则很快就会成为吞吐量瓶颈。内存的性能差异首先在大型系统中变得明显，在这些系统中，数据路径跨越主板或机箱。这些系统需要修改后的具有NUMA支持的操作系统内核，这些内核明确了解系统的内存拓扑属性（例如内存区域所在的机箱），以避免过长的信号路径长度。
Bill Hsu, Marc Sosnick-Pérez - 实时GPU音频
今天的CPU能够支持许多流行应用的实时音频，但一些计算密集型音频应用需要硬件加速。本文着眼于一些实时声音合成应用，并分享作者在GPU（图形处理单元）上实现它们的经验。
David Bacon, Rodric Rabbah, Sunil Shukla - 面向大众的FPGA编程
在研究硬件如何影响计算性能时，我们在一端有GPP（通用处理器），另一端有ASIC（专用集成电路）。处理器具有高度的可编程性，但在功耗和性能方面通常效率低下。ASIC实现专用且固定的功能，并提供最佳的功耗和性能特性，但任何功能更改都需要完全（且极其昂贵）的电路重新流片。
© 保留所有权利。